Uniwersytet Warszawski - Centralny System UwierzytelnianiaNie jesteś zalogowany | zaloguj się
katalog przedmiotów - pomoc

Programowalne układy logiczne

Informacje ogólne

Kod przedmiotu: 1000-2M10PUL Kod Erasmus / ISCED: 11.3 / (0612) Database and network design and administration
Nazwa przedmiotu: Programowalne układy logiczne
Jednostka: Wydział Matematyki, Informatyki i Mechaniki
Grupy: Przedmioty monograficzne dla III - V roku informatyki
Przedmioty obieralne dla informatyki
Strona przedmiotu: https://www.mimuw.edu.pl/~mwk/pul/
Punkty ECTS i inne: 6.00
zobacz reguły punktacji
Język prowadzenia: angielski
Rodzaj przedmiotu:

monograficzne

Skrócony opis:

Celem przedmiotu jest pogłębienie wiedzy na temat projektowania układów cyfrowych i mikroprocesorowych, oraz zapoznanie z programowalnymi układami logicznymi (technologie FPGA, CPLD). Na wykładzie będą omówione języki opisu sprzętu (VHDL lub Verilog), architektura programowalnych układów logicznych, typowe techniki projektowania oraz narzędzia wspomagające projektowanie i uruchamianie układów. Na laboratorium uczestnicy będą budować i testować układy przy użyciu technologii omówionych na wykładach.

Pełny opis:

Program

1. Obszar zastosowań programowalnych układów logicznych.

2. Składniki układów logicznych – stany logiczne – bramki, przerzutniki

3. Architektura programowalnych układów logicznych

4. Języki opisu sprzętu (ang. HDL – Hardware Description Language)

5. Emulowanie i testowanie układów logicznych

6. Układy kombinacyjne

7. Układy sekwencyjne

8. Maszyna stanowa

9. Liczniki, dzielniki częstotliwości, rejestry przesuwne

10. Interfejsy szeregowe

11. Biblioteki komponentów

12. Mikroprocesory projektowane „na miarę”

13. Zagadnienia niestabilności oraz synchronizacja zegarów

Wymagania Architektura komputera i programowanie niskopoziomowe 1000-214aAKP

Architektura komputerów i sieci 1000-212bAKS

Forma zaliczenia Wykonanie małego projektu. Ponadto warunkiem koniecznym uzyskania zaliczenia jest obecność na zajęciach laboratoryjnych i wykonywanie ćwiczeń.

Literatura:

1. Józef Kalisz i~in.: Język VHDL w praktyce. WKŁ, Warszawa 2002.

2. Marcin Nowakowski: PicoBlaze. Mikroprocesor w FPGA. Wydawnictwo BTC, Legionowo 2009.

3. Jacek Majewski, Piotr Zbysiński: Układy FPGA w przykładach. Wydawnictwo BTC, Warszawa 2007.

4. Kevin Skahill: Język VHDL. Projektowanie programowalnych układów logicznych. WNT, Warszawa 2001, 2004.

5. Mark Zwoliński: Projektowanie układów cyfrowych z~wykorzystaniem języka VHDL. WKŁ, Warszawa 2002, 2007.

Efekty kształcenia:

Wiedza

1. Ma podstawową wiedzę na temat układów logicznych kombinacyjnych i sekwencyjnych.

Umiejętności

1. Potrafi stworzyć opis układu logicznego w języku Verilog i go uruchomić.

Metody i kryteria oceniania:

Zaimplementowanie pięciu małych projektów na układzie FPGA, każdy oceniany w skali od 0 do 1 punktu. O ocenie końcowej decyduje suma uzyskanych punktów.

Zajęcia w cyklu "Semestr zimowy 2018/19" (zakończony)

Okres: 2018-10-01 - 2019-01-25
Wybrany podział planu:


powiększ
zobacz plan zajęć
Typ zajęć: Laboratorium, 30 godzin więcej informacji
Wykład, 30 godzin więcej informacji
Koordynatorzy: Marcin Kościelnicki
Prowadzący grup: Marcin Kościelnicki
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin

Zajęcia w cyklu "Semestr zimowy 2019/20" (w trakcie)

Okres: 2019-10-01 - 2020-01-27
Wybrany podział planu:


powiększ
zobacz plan zajęć
Typ zajęć: Laboratorium więcej informacji
Wykład więcej informacji
Koordynatorzy: Marcin Kościelnicki
Prowadzący grup: Marcin Kościelnicki
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Uniwersytet Warszawski.